Applications of triggered scaler module for accelerator timing

Yang, M.*; 上窪田 紀彦*; 田島 裕斗*; 佐藤 健一*; 菊澤 信宏

Proceedings of 22nd Virtual IEEE Real Time Conference (Internet), 5 Pages, 2020/10

https://doi.org/10.48550/arXiv.2010.14716

J-PARC加速器では独自にタイミングシステムを開発し2006年から運用してきた。その中で機器の故障により25Hzのトリガが抜けが疑われる事例が発生したが、頻度が数日に1回程度であったため数多くの疑わしい機器の中から原因となった機器を見つけるのは困難だった。このようなトリガ異常を監視する目的でFPGAを利用したPLCのカスタムモジュールとしてTriggered Scalerモジュールを開発した。さらに、モジュールにJ-PARCメインリング(MR)の遅い繰り返し(2.48s/5.2s)でのMR用トリガを監視する機能を追加した。モジュール内のスケーラーはMRサイクル内のトリガパルスの数をカウントすることで、トリガ抜けやノイズ混入などのトリガ異常を検出する。このモジュールをJ-PARC制御系に組み入れてテストを行い、トリガ異常を検出することに成功した。これらの成果に関して報告する。